您现在的位置是:首页 > 电源

锂离子电池保护电路UCC3957

2020-08-26 09:04:36

锂离子电池保护电路UCC3957  

摘要:介绍了锂离子电池保护电路UCC3957的特点及工作原理,并给出了3节或4节锂离子电池组的应用电路。

关键词:锂离子电池;保护电路;过压;欠压;过充电;过放电;过流

Lithium? Ion Battery Protector Circuit UCC3957 

YU Ming-hao 

Abstract:The features and funcTIons of lithium-ion battery protector circuit UCC3957 are introduced.The applicaTIon circuits of the lithium-ion battery stack consisted of three or four cells are presented. 

Keywords:Lithium? ion battery; Protector circuit; Overvoltage; Under voltage; Overcharge; Overdischarge; Overcurrent

   

1  引言

    UCC3957是采用BiCMOS工艺的3、4节锂离子电池组保护用IC。它与外部的P沟道MOSFET一起对电池组实施保护。使用外部P沟道MOSFET的优点是,在电池组处于过放电状态时,没有接地损耗;而在过充电状态时,可以保护电池组及UCC3957本身。

    UCC3957的原理框图如图1所示。

图1  UCC3957的原理框图

    由图1可见,UCC3957内部的状态选择器可不间断地工作,当持续工作时就可保护每一节锂离子电池免于过充电和过放电。而另一个过流控制器则保护电池组不会产生过多的放电电流。

    为配合不同厂家的锂电池,UCC3957有4种不同的过压保护门限,如表1所示。

表1  UCC3957-X的过压保护值(V)

UCC3957-1 4.20
UCC3957-2 4.25
UCC3957-3 4.30
UCC3957-4 4.35
注:封装形式SSOP(M),工作温度:-20~70℃

2  引脚功能

    UCC3957的引脚如图2所示。各引脚功能如下:

图2  引脚图

    脚1    VDD    芯片电源端,输入电压范围6.5~20V,与电池组的顶端连接;

    脚2    CLCNT    用来设定芯片工作在三节或四节电池状态下;

    脚3    WU    当芯片处于休眠状态时,在此脚施加信号可唤醒芯片进入正常工作状态,此脚应接到N沟道电平移动MOSFET的漏极;

    脚4    AN1    与第1节电池的负极及第2节正极相连;

    脚5    AN2    与第2节电池的负极及第3节正极相连;

    脚6    AN3    与第3节电池的负极及第4节正极相连,当只有3电池时与电池组的底端及AN4相连;    

    脚7和11    AN4    当有4节电池时与电池组的底端相连,同时和电流传感电阻的顶端连接;

    脚8    BATLO    与电池组的负端连接,同时和电流传感电阻的底端相连接;

    脚9    CHGEN    充电使能端,接高电平时电池组充电;

    脚10    CDLY1    短路保护的延迟控制,在该脚与AN4脚间接电容,当过流时控制放电MOSFET的关断时间;

    脚12    CHG    控制外部的N沟道MOSFET管,而该管则用来驱动P沟道MOSFET管,如果有任一节电池电压高于过压阈值,则该脚被置低;只有所有单节电池电压低于该阈值,则该脚置高;

    脚13    DCHG    用于预防过放电。如芯片内部的状态检测器判断任一电池处于过放电状态,则DCHG被置高以使外部放电P沟道MOSFET关断,但当所有电池的电压高于最低门限时,DCHG被置低;

    脚14    CDLY2    该脚与AN4接一电容,以延长第二级过流保护的设定时间;

    脚15    AVDD    内部模拟电路电源,通过0.1μF电容与AN4相连,正常电压为7.3V;

    脚16    DVDD    内部数字电路电源,通过0.1μF电容与AN4相连,正常电压为7.3V。

3  工作原理

    UCC3957可对3或4节锂电池组提供防止电池过充电,过放电及过流等的全面保护,它对电池组内的每一节电池电压采样并与内部的精密基准电压进行比较。当任一节电池处于过压或欠压状态时,它就会采取适当的措施防止进一步充电或放电。其外部有2个独立的P沟道MOSFET,分别控制充电和放电电流。图3为3节锂电池的保护电路。

    下面以图3为例,讲述UCC3957的应用特点。

图3  3节锂电池保护电路

    1)电池组的连接

    电池组与IC连接要注意它的顺序。电池组的底端连接到AN4,顶端连接到VDD,每两节电池的连接点按相应顺序连接到AN1、AN2、AN3。

    2)选择3或4节电池

    当电池组为3节电池时,CLCNT应连到DVDD,同时将AN3与AN4连到一起,当电池组为4节电池时,CLCNT接地(即连到AN4)

    3)欠压保护

    当检测到任一节电池处于过放电时(低于欠压阈值),状态检测器同时关断2只P沟道MOSFET,UCC3957进入休眠状态,此时芯片的耗电仅为3.5μA,只有当WU电压升到VDD时,芯片检测到后重充电从而退出休眠状态。

    4)充电

    当接入充电器时,CHGEN电压被拉到DVDD,充电FET导通,电池组充电。而如果CHGEN开路或连到N4,则充电FET仍然关断。

    充电期间,如果芯片处于休眠状态,则放电FET仍然关断,充电电流流过放电FET的体二极管;直到每节电池的电压高于欠压阈值,则放电FET导通。休眠期间,充电FET处于周期性的导通和关断方式,导通时间为7ms,关断时间为10ms。

    5)断线保护

    UCC3957具有内部电池保护。如果内部AN1,AN2或AN3断线,芯片可检测到并可预防电池组过压。

    6)过压保护与智能放电特性

    如果某一电池充电电压超过正常过充电阈值,则充电FET关断,以防止过充。关断一直保持到该电池电压降低到过充电阈值。在大多数保护设计中,在该过压保护带(正常值—过充电阈值,或反之,过充电阈值—正常值)之间,充电FET一直保持完全的关断,此时放电电流必须通过充电FET的体二极管,该二极管的压降高达1V,从而在充电FET内产生极大的功耗,消耗宝贵的电池功率。

    UCC3957具有智能放电特性,它可使充电FET对放电电流导通而仍然处于过压回差之内。这样就大大减少了充电FET上的功耗。这一措施是通过采样流经传感电阻上的电流的压降来完成的。如果压降超过15mV(0.025Ω传感电阻对应0.6A的放电电流),则充电FET再次导通。此例中,若20mW的FET,其体二极管压降为1V,对应为1A负载,则其功耗由1W降至0.02W。

    7)过流保护

    UCC3957采用二级过流保护模式保护电池组的过流和短路,当电流传感电阻(接在AN4与BATLO间)上的压降超过某一阈值时,过流保护进入间歇模式。在这一模式时,放电FET周期性地关断与导通,直到故障排除。一旦故障排除,芯片自动恢复常规工作。为了适应大的电容负载,芯片有两个过流阈值电压,对应每一阈值电压可以设定不同的延迟时间。这种二级过流保护既可对短路提供快速的响应,又可使电池组承受一定的浪涌电流。这样可防止由于滤波电容较大而引起不必要的过流保护动作。

    第一级过流保护阈值为150mV,对应0.025Ω的传感电阻,电流为6A。如果峰值放电电流超过该值所设定的时间(由接在CDLY1和地之间的电容设定),芯片进入间歇工作模式。间歇模式时的占空比约为6%,即关断时间大约是导通时间的16倍。导通时间对电容值的关系曲线如图4所示。

    第二级过流阈值为375mV,对应0.025Ω的传感电阻,电流为15A。如果峰值放电电流超过该值所设定的时间(由接在CDLY2和地之间的电容设定),芯片也进入间歇工作模式,且占空比相当低,一般小于1%。其关系曲线如图5所示;而关断时间仍然由接在CDLY1与地之间上的电容决定。如图4所示。这一技术大大地降低了短路时FET上的功耗,从而降低了对FET的使用要求。

图4  第一级过流延时时间tD与电容CCDLY1的关系曲线

图5 第二级过流延时时间tD与电容CCDLY2的关系曲线

    在图3中,CDLY1=0.022μF时,则第一级过流(当电流大于6A而小于15A时)导通时间为10ms,关断时间为160ms,占空比为5.9%;当电流超过15A时如果不用CDLY2,则第二级过流保护的占空比为0.1%;如果CDLY2为22pF时,则导通时间为800μs,占空比为0.5%。

4  应用电路

    一个应用UCC3957的4节电池组保护电路如图6所示。

图6  4节锂电池保护电路

    图6中,VR1和R2用于充电器开路充电电压过高时,保护充电FET(Q1)。在该应用电路中,短路时放电FET(Q2)关断,由于电池组输出的分布电感,这时的di/dt会产生一个电压的负突变;这一负突变会超过放电FET的耐压值。图中的D1对这一负突变箝位以保护放电FET,这一负突变也会损坏UCC3597,所以C5应直接置于电池组的顶端和底端。

    由于放电过流保护时,放电FET产生的负压过充与di/dt的大小有关,而di/dt与放电FET的导通和关断驱动脉冲的上升、下降时间有关。故图6中用R3、C6、R4来控制di/dt。