基于标准单元ASIC设计

基于标准单元ASIC设计

基于标准单元的设计是指把一些基本单元乃至具有相当强功能的模块预先设计好,作为标准单元存入CAD 系统中,构成标准单元库。设计时从标准单元库调用所需的单元,排成若干行,行间留有布线通道进行布线。基于标准单元的ASIC 设计有芯片面积利用率高、布通率高、芯片延时均衡性好的特点。

逻辑综合是基于标准单元ASIC 设计中的重要环节,它是指基于用户指定的约束,将用硬件描述语言描述的设计转化为目标工艺库中门的过程。逻辑综合起着分水岭的作用,逻辑综合效果的好坏直接影响到后端设计的质量,因此是设计者十分关注的问题。综合优化是根据逻辑综合结果进行分析,采取各种手段提高主频,降低面积和功耗,它是提高逻辑综合质量的重要措施。标准单元设计法中很重要的步骤就是选择合适的单元库, 或者自己建立单元库。单元库包括逻辑符号库、功能参数库和版图库, 其中最重要的就是版图库。单元库中的每个标准单元均具有相同的高度, 而宽度则视单元的复杂程度而有所不同, 这样才能在综合布局布线时相连成为一个整体。标准单元的版图除了电源、地线的端口可以从两侧水平引出之外,其他端口都排列在相对的上下两边。这样, 布局时从水平方向上可以方便地将所有标准单元拼接成一行行整齐的排列。互连线则被放置在单元行之间的水平布线通道和单元行两端的垂直布线通道区内。因此, 设计的第一步首先要建立自己需要的全部库单元。一些常用的门电路、逻辑电路、触发器、驱动电路等, 都可以做成标准单元。每个单元的逻辑图和版图都要经过规则检查和仿真验证后方可使用。建库等工作都可以用Compass 的后端工具完成。版图规则一般都是半导体制造厂家专用的, 很少公开, 各个厂家也有所不同。

设计版图的一个重要原则是要利用尽可能小的面积来完成所需的逻辑。

在版图编辑的过程中, 需要随时进行版图规则检查(DRC)。

使用标准单元库进行版图综合。

一些常用的门电路、逻辑电路、触发器、驱动电路非门，与非门、或非门、同或门、异或门、超级缓冲器、多路选择开关、通用逻辑功能发生器、寄存器（两相时钟信号、动态寄存器、准静态寄存器、RAM存储单元）加法器、通用逻辑阵列。

ASIC标准单元库的来源
对于可编程ASIC，FPGA公司以成套设计工具形式提供几千美元的一套的逻辑单元库。

对于MGA和CBIC，可以有3种选择：ASIC供应商提供单元库；从第三方供应商处购买；自己建立自己的单元库。无论采用哪种方式，ASIC单元库的每个单元必须包括：物理版图、行为级模型、Varilog/VHDL模型、详细时序模型、测试策略、电路原理图、单元符号、连线负载模型、布线模型。对于MGA和CBIC单元库，都需要完成单元设计和单元版图。