东芝面向超低功率MCU开发隧穿场效应晶体管

　　东京—东芝公司（TOKYO：6502）今天宣布面向超低功率微控制器（MCU）开发采用新工作原理的隧穿场效应晶体管（TFET）。该工作原理已经被应用到使用CMOS平台兼容工艺的两种不同的TFET开发中。通过将每种TFET应用到一些电路块中，可实现大幅降低MCU的功耗。

　　9月9日和10日，东芝在日本筑波举办的2014年固态元件与材料（SSDM）国际会议上的三场展览中展示了其TFET。其中的两次展览是建立在与日本产业技术综合研究所（AIST）合作研究团队绿色纳米电子中心（GNC）的联合研究的基础上。

　　无线设备和移动设备的需求快速增长，正拉动着大规模集成电路（LSI）超低功耗的需求增长。在这种形势下，我们急切需要创新设备，以降低工作电压，减少待机泄漏电流。使用量子隧穿效应新工作原理的隧道场效应晶体管已经吸引了大量关注，能够取代传统的金属氧化物半导体场效应晶体管（MOSFET）实现LSI的超低功耗运行。

　　由于III-V化合物半导体等新材料具有实现高性能的潜力，因此近来就是否可引入这些新材料应用于TFET进行了广泛调查。然而，由于特殊工艺利用导致的困难，将这些材料应用到目前的CMOS平台较为困难。

　　东芝已通过为采用通用CMOS工艺的一些主要电路块优化TFET特性，解决了这一问题。该方法使TFET轻松安装入现有生产线中成为可能。东芝开发了两种型号的硅基TFET，一种面向具有超低泄漏电流和优化导通电流的逻辑电路，另一种面向具有极低晶体管特性偏差的SRAM电路。两种型号均使用垂直型隧穿操作，以增强隧穿属性。此外，逻辑TFET使用精确控制的外延材料生长工艺确保使用碳和掺磷硅（phosphorus doped Si）的隧道结形成过程。这里提及的硅/硅锗（SiGe）结也已被全面评估，以确保优化配置。因此，该设备的导通电流相比于硅TFET高两个数量级，而且N型和P型TFET的超低关态电流相同。对于SRAM型号的TFET开发，东芝已提出新颖的TFET运行架构，无需形成结构化隧道结。它可消除工艺变异性，并显著抑制晶体管的特性偏差。

　　东芝将展示这些TFET与传统的MOSFET在MCU中的集成，以使总功耗降低十分之一或更多，到2017年将目标瞄准商用产品及使用。